Wir benutzen eine durchgängige Toolchain von Schematic Entry über Simulation bis zum Leiterplattenlayout. Mit unterschiedlichen Simulationswerkzeugen werden Funktion und Grenzbedingungen verifiziert. Dazu gehört Hyperlynx zur Leiterplattensimulation mit IBIS Modellen, wie auch die digitale Simulation von PLD und FPGA Logik-Bausteinen. Jedes Design wird geplanten Qualifizierungstests unterzogen.
Für die Entwicklung ist die Einhaltung von Kodier Richtlinien, Reviews und Abnahmeverfahren selbstverständlich. Verschiedene Tools und modernste Methoden wie zum Beispiel UML unterstützen uns beim Designprozess und garantieren qualitativ hochwertige Produkte.
Für die Kennzeichnung mit dem gesetzlich vorgeschriebenen CE-Zeichen und weiteren kunden- oder produktspezifischen Eigenschaften planen wir die Prüfungen und Zulassungen von Anfang an ein. Durch eigene Tests und die Zusammenarbeit mit akkreditieren Prüflabors bieten wir belastungsfähige Prüfdokumente und Testprotokolle an.